Cadence Incisive

Cadence Incisive

System Verilog, Verilog, VHDL, SystemC HDL Simulator do projektowania i weryfikacji ASIC
cadence-incisive

Stronie internetowej:

Kategorie

Alternatywy dla Cadence Incisive'a dla wszystkich platform z dowolną licencją

gEDA Project

gEDA Project

W ramach projektu gEDA opracowano i kontynuowano prace nad pełnym pakietem GPL i zestawem narzędzi Electronic Design Automation.
Scriptum

Scriptum

Scriptum to darmowy edytor tekstu skoncentrowany na projektowaniu VHDL i Verilog, działający w systemach Windows i Linux.Korzystając z interfejsu wielu okien dokumentu w połączeniu ze stronami kart, oferuje płynne środowisko do edycji VHDL, Verilog i innych plików językowych.